SerDes基础

SerDes基础SerDes简要介绍概述SerDes的技术原理信号的数模转换SerDes的重要概念和技术码元NRZ和PAM时钟CDR时钟数据恢复具体原理基本概念与必要性CDR的核心挑战与关键线索CDR的关键功能模块常见CDR架构类型CDR适用于哪些编码CDR和DSP包头和包尾serdes的抖动与噪声抖动概述抖动与噪声的区别车载SerDesGMSL、FPD-Link、A-PHYGMSLFPD-LinkSerDes为什么是私有协议A-PHY为什么GMSL现在最流行自动驾驶摄像头架构SerDes简要介绍概述SerDes是SERializer串行器/DESerializer解串器的简称是一种主流的时分多路复用TDM)、点对点P2P的串行通信技术。发送端将多路低速并行信号转换成高速串行信号经过传输媒体光缆或铜线在接收端高速串行信号重新转换成低速并行信号。这种点对点的串行通信技术充分利用传输媒体的信道容量减少所需的传输信道和器件引脚数目提升信号速度从而大大降低通信成本。随着电子行业技术的发展特别是在传输接口的发展上传统并行接口的速度已经达到一个瓶颈取而代之的是速度更快的串行接口于是原本用于光纤通信的SerDes技术成为了高速串行接口的主流。串行接口主要应用了差分信号传输技术具有功耗低、 抗干扰强速度快的特点最高传输速率可达10Gbps以上。在SerDes流行之前芯片之间是通过系统同步或源同步并行接口来传输数据的。SerDes的优点更少IO数量更小封装更少走线更低成本有效降低电磁干扰有效降低噪声和串扰。SerDes的劣势系统的设计复杂程度高需要更高性能材质的通道。帮助SerDes实现更高速高带宽的技术主要有多路复用/差分/时钟数据恢复/链路均衡。Serdes电路的示意图如下可以看出SerDes是一种数模混合芯片成对使用。SerDes的技术原理提升数据传递效率总体上有两种方法提高频率/带宽提高带宽/频谱利用率。信息技术的早期数据传输主要用低速串口为提高带宽出现了低速并口因为早期技术和硬件无法支持更高的频率和带宽。随着并口技术的发展干扰和噪音问题逐渐凸显并口传输速度的瓶颈也逐渐到来。为此又出现了“高速串行HSS“技术逐渐用于通信、显示、消费电子等领域SerDes就是一种可以集合串口和并口的技术。狭义的SerDes是一种物理概念是一种在发送端将并行数据转换为串行数据在接收端将串行数据恢复为并行数据的电路。串-并转换的实现是基于信号复用技术的成熟。信号复用是指在传输路径上综合多路信道然后恢复原机制或解除终端各信道复用技术的过程。当前最常见的是时分复用、频分复用、波分复用、码分复用四种。时分复用是将一条物理信道按时间划分为不同的时间片段分配给多个信号使用。即每一个信号在不同的时间上占用同一个信道频分复用是指将物理信道按频率划分为不同的虚拟信道使多信号共同传输波分复用是按波长划分是频分的一个分支码分时按码型/地址划分时分复用和频分复用在SerDes领域更常见复用技术使得多个并行信号在串口中传输成为可能进一步提高了效率。时分复用示意图如下波分复用示意图如下上图为光通信领域信号“复用”的示意图。为进一步发挥SerDes的优势还会用到名为“低电压差分信号“的技术以更进一步提升带宽。差分信号由一对相反信号组成接收端以两者的大小关系来识别“0“和”1“信号在传输过程中即使受到干扰大小关系也不会发生变化保持了传输信号的完整性。差分信号有三种低电压差分信号LVDS、低电压伪射级耦合逻辑LVPECL和电流模式逻辑CML目前在SerDes领域较常见的是LVDS。信号的数模转换所有信号在传输时都是以模拟信号的形式传递。我们日常所说的“数字信号”“模拟信号”是指信号的处理形式。因为二极管的工作原理显而易见地数字信号更容易被计算机处理。数字信号转换为模拟信号是通过调幅或者调频加到一个正弦波一般称为“基带信号”上面这样调制后的携带信息的波就已经不是一个固定频率的正弦波了这个调制后的波称为“载波信号”就是我们想要的信息。数字转换为模拟的电路称为DAC。模拟信号转换为数字信号可以简单记忆为采量编采样、量化、编码。模拟转换为数字的电路称为ADCADC的过程可看作是DAC的逆过程。ADC的指标主要有分辨率又名精度和采样率又名转换速率两项。分辨率用“位”来形容可以理解为小数点的位数。目前最初级的是8位的常见于单片机。分辨率的位数越高采样越准确单点的采样值越接近真实值。采样率越高还原数据的能力就越强。模拟信号-数字信号转换如下以三位ADC为例介绍ADC的大致工作过程三位就是2的三次方即均分8等份。假设模拟信号的峰值电压为1V则每0.125V作为采样间隔。0.125V就被称为LSBleast significant bit最低有效位。小于0.125V的转换为数字时统一记为“001”对应十进制为10.125-0.25V转换为数字时统一记为“010”对应十进制为2以此类推。最终完成模拟信号向数字信号的转换。SerDes的重要概念和技术码元理解SerDes的传输过程需要引出“码元”的概念。一个码元就是一个脉冲信号即一个最小信号周期内的信号。我们都能够理解最简单的电路以高电平代表“1”低电平代表“0”。一个代表“1“或“0“的信号就是一个码元。信号可以传递信息主要是因为信号有频率振幅相位波长周期其中频率/波长/周期三者有相关性因此可以认为频率、相位、振幅使信号可以传递信息其中最常见的是振幅电平。所以有没有可能让一个码元/脉冲信号携带的信息量是2或是4bit呢答案是肯定的。一个码元可以包含多个bit数据包含的bit数称为码元的宽度。比特率是指一秒钟可以发送多少bit的数据波特率是指一秒钟可以发送多少码元。当一码元携带2bit数据那么比特率波特率的2倍。一个二进制信号比如0或1就是1bit。现在有8bit数据如果用二进制码元一次只运送一个比特需要在信道上传输八次脉冲信号如果用四进制码元一次能运送2个比特需要在信道上传四次脉冲信号……因此码元携带比特越多传输的脉冲信号次数越少传输速度就越快。NRZ和PAM理解了码元的概念和意义后就能够较好理解NRZ和PAM。NRZ和PAM是信号传输方式。NRZNon-Return-to-Zero不归零编码可以把NRZ看作PAM2一个码元只有1bit信息即只代表0或1。PAMPulse AmplitudeModulation脉冲幅度调制。常见的有PAM4PAM8PAM12等。PAM4即第四代脉冲幅度调制目前最成熟是指一个码元包含2bit信息。PAM4的波形一共有4种NRZ与PAM见下图可分别定义为00011011。以十进制下的逻辑数字“9“为例”9“对应的二进制为”1001“当使用NRZ时需要的码元数量为4“1”“0”“0”“1”依次传输当使用PAM4时需要的码元数量为2“10”“01”两个码元依次传输。这样在信号频率不变的情况下信道带宽/传输能力提高了一倍。可以通俗理解为PAM4之于NRZ相当于在车速不变的情况下频率不变车道数量增加一倍。原理上也有些类似于前述提到的“信号复用”。从以上原理可知PAM的本质是将信号的幅度做更大密度的利用这就对信号发射和接收以及编码和解码过程提出了更高的要求。NRZ需要信号频率高但是电路结构相对简单而且数模转换过程简单。相同带宽下PAM4需要的信号频率是NRZ的一半如果是PAM6、PAM8等信号频率可以更低。所以PAM需要的信号频率低但是电路结构相复杂而且数模转换过程复杂需要消耗更多功率而且成本也更高。同样因为电路复杂PAM的延迟也大于NRZ。因此NRZ还是PAM各企业都会选择最适合自身的路线。所以也会有企业选择多通道/低信号频率的方式实现高带宽。比如光通信领域的100G产品业内既有PAM4的单通道光模块也有4通道每通道为25G的NRZ光模块产品。时钟简单的来讲时钟信号就是由电路产生的具有周期性的脉冲信号被用来为系统中多个同步执行的电路之间、为不同系统之间的数据传输提供参考基准。微处理器的指令执行也都是在时钟的节拍下进行操作的。时钟信号的作用就像交响乐团的指挥或是龙舟上的鼓手。生活中能见到的最原始的时钟信号石英表用到的原理是晶振效应。晶振效应是指晶体以一定角度切割为两部分两侧加电压晶体就会以固定的频率震动而频率不受外界环境影响。晶振有一个频率用这个频率来计时够一秒钟的时候发一个驱动信号给电机电机带动秒针跳动一下这就是最原始的石英表。目前晶振/时钟信号已经广泛应用于电信领域。很多电路/信道中都会同步传递时钟信号。而时钟信号在SerDes领域使用时存在一个非常严重的问题时钟与数据并行传输时无法达到1Gb/s以上的带宽。超过这个带宽会出现非常严重的时钟信号偏移。而目前常见的SerDes车端已经基本在2Gb/s以上通信用serdes已经达到100-200Gb/s。于是人们研发出了在serdes信道内只传输串行数据而不传输时钟信号在接收端进行时钟数据恢复的技术即CDRClock and Data Recovery时钟数据恢复。CDR技术目前已经广泛应用于SerDes、以太网、PCI-Express、Aurora等领域。再详细介绍下为何需要做时钟恢复假设输入信号是规整的每个码元的时间间隔都是完全一样的类似下图规整码元每个冰墩墩看作一个码元经过传输后可能因为线路中各种噪音的影响或是其它各种原因导致接收端的码元不再是规整的类似下图不规整码元t2t1因为SerDes的所有电路都使用统一的参考时钟所以图5-2所示的码元是没办法被接收端处理的或是会存在误判因此需要对其进行恢复使之重新成为图5-1的状态。这就是CDR的意义。具体的恢复过程稍微复杂在此不做详细介绍。CDR技术还使得不需要单独布设时钟信号线减少布线冲突节省成本降低电路/网络设计难度。CDR时钟数据恢复具体原理核心原理CDR是一个负反馈控制系统通过检测数据跳变沿与本地时钟的相位误差动态调整本地时钟的相位和频率使其与输入数据同步。关键线索数据流中的跳变沿。最终目标在数据眼图的中心位置进行采样实现可靠的数据接收。实现基础协议必须保证足够的跳变密度通常通过扰码或线路编码实现。CDR的性能直接决定了高速链路的抖动容限和误码率是现代串行通信技术的基石。基本概念与必要性问题来源异步通信在高速串行通信如PCIe、SATA、以太网中为了节省引脚和PCB走线通常不传输独立的时钟信号。发送端TX和接收端RX使用各自独立的时钟源晶体振荡器这些时钟源存在微小的频率偏差频偏和相位差异。直接使用RX的本地时钟对输入数据进行采样会因累积的相位误差导致采样点偏移最终引发误码。CDR的目标时钟恢复生成一个与输入数据速率完全一致、且相位对齐的本地时钟信号。数据恢复使用恢复出的时钟在数据比特的“中心”位置进行采样确保采样点远离数据跳变边缘获得最大的时序容限眼图张开度最大。CDR的核心挑战与关键线索CDR电路工作的唯一依据是接收到的数据流本身。其关键线索是数据跳变沿Transition只有在数据发生跳变如从0到1或从1到0时接收端才能感知到发送端时钟的相位信息。如果数据中出现长连0或长连1无跳变CDR将失去相位参考可能导致恢复的时钟发生漂移。因此通信协议通常会使用扰码Scrambling 或编码规则如8b/10b 来保证数据的跳变密度。CDR的关键功能模块一个典型的CDR系统包含两个紧密耦合的环路相位检测器Phase Detector, PD功能比较恢复时钟的相位与输入数据跳变沿之间的相位差并产生一个误差信号。类型二进制PDBang-Bang PD也称为亚历山大AlexanderPD。它输出一个二值信号“超前”或“滞后”结构简单适用于高速电路。线性PD输出一个与相位差成正比的模拟或数字信号控制更平滑但速度可能较慢。环路滤波器Loop Filter, LF功能滤除相位检测器输出误差信号中的高频噪声生成一个平滑的控制电压或数字信号。它决定了CDR环路的动态特性带宽、稳定性、捕捉范围。作用相当于一个积分器将短期的相位误差转换为对VCO频率的长期调整。压控振荡器Voltage-Controlled Oscillator, VCO或数控振荡器NCO功能根据环路滤波器输出的控制信号产生一个频率和相位可调的时钟信号。这就是要恢复的时钟。数据采样器Data Sampler功能使用VCO生成的同相时钟相位为0°对输入数据进行采样将模拟波形判决为数字0或1。常见CDR架构类型过采样CDR原理使用比数据速率高很多倍如N16的本地时钟对数据流进行过采样然后通过数字信号处理DSP算法找到最佳采样点。优点无需模拟PLL易于集成。缺点功耗大速度受限于ADC和DSP性能。应用一些中短距光模块。PLL型CDR如上例原理利用相位检测器、环路滤波器和VCO构成锁相环。优点性能好抖动容限高是高速SerDes的主流方案。缺点模拟电路设计复杂。参考时钟型CDR原理RX和TX使用同源或频率有确定倍数关系的参考时钟。CDR只需进行相位跟踪无需进行大范围的频率跟踪。应用PCIe、SATA等板间互连协议。CDR适用于哪些编码编码类型是否需要CDR原因与说明NRZ不归零码是最经典的应用场景NRZ码本身没有时钟信息。长连0或长连1会导致信号无跳变因此必须配合扰码Scrambling 来保证跳变密度CDR才能工作。例如PCIe、SATA。PAM44级脉冲幅度调制是PAM4是每个码元携带2比特的多电平信号。它同样需要CDR来恢复采样时钟但其相位检测和判决更复杂因为存在三个眼图。应用于400G以太网、PCIe 6.0。NRZI反向不归零码是原理与NRZ类似也需要足够的跳变来维持CDR锁定。例如USB 2.0。曼彻斯特编码通常不需要或CDR很简单因为每个比特中间都有强制跳变时钟信息非常丰富。接收端可以用一个简单的PLL或甚至直接利用跳变来触发采样而不需要复杂的CDR算法。例如10BASE-T以太网。RZ归零码是每个比特周期内信号都会“归零”提供了丰富的时钟信息但依然需要电路来提取和同步时钟。为什么CDR常与NRZ码关联讨论NRZ是高速串行通信的基石在PCIe、SATA、以太网等最主流的高速接口中长期使用NRZ编码。这些协议是CDR技术讨论的核心舞台。NRZ对CDR的依赖最强NRZ编码的“时钟隐藏”程度最深面临的挑战如长连0/1导致的时钟丢失最大因此催生了许多复杂且高性能的CDR方案如Bang-Bang CDR。相比之下曼彻斯特这类自带时钟的编码其“时钟恢复”过程简单得多不常作为CDR的典型范例。CDR和DSPCDR已经在上一部分做了简要介绍。CDR主要是用模拟电路的处理方式对时钟做恢复即在图1中接收端先对传输过来的模拟信号进行时钟恢复再转为数字信号。那么可否先转为数字信号再恢复时钟呢答案也是可以的。用到的处理电路就是DSP。DSP用于SerDes初衷并不是为了做时钟恢复而是因为PAM4及以上的传输方式下码元的处理较为复杂需要由DSP完成。然后因为DSP有更好的数字处理能力所以除了提供CDR能提供的时钟恢复功能之外还可以进行色散补偿操作去除噪声、非线性等干扰因素对于整个电路的提升是优于CDR的。DSP的短板在于因为处理更复杂所以功耗更高成本也更高而且DSP的延时也要长于CDR。目前业内的主流观点认为DSP更适合长距或中长距CDR可能更适合短距或中短距。用于SerDes的DSP主要是16nm及以下的方案研发费用较高需要有较大的出货量来平摊。产业界内单通道最高数据率大于30 Gbit/s以上通常考虑采用PAM4DSP的方案以下使用NRZCDR。笔者了解到已经有业内企业在研发新的CDR技术用于替代现有的DSP方案用于PAM最终实现低成本和更好的可操作性。CDR的方案包括基于数字PLL的CDR基于相位插值的CDR基于电荷泵和模拟滤波器的CDR等。其中后两者被更多认为属于模拟电路。而DSP被认为是完全数字电路。关于CDR、DSP在SerDes领域的应用以及与NRZ、PAM的搭配关系与国外相比目前国内的相关研究还不够深入国内能够获取的资料也还较少。包头和包尾通信领域数据包头一般用于识别一帧包的开始。包尾的作用较多如果是固定长度的包可以是做校验位等。或者是用于标识一帧的结束。笔者认为警匪片里“洞幺我是洞拐”这个就可以认为是包头“XXXXover”这个“over”可以看作“包尾”。理论上来说SerDes不分拆压缩成包输入端接收到什么就传输什么这是SerDes可以实现实时、无损传输的重要原因。相比之下以太网受到带宽限制需要分拆、压缩成包然后对压缩包进行传输。SerDes理论上不存在包头包尾。但是芯片内部根据不同的设计需要会加入包头或者包尾进行校验或者分包比如4合一的SerDes芯片在芯片内部就需要进行区分哪个通道的数据这个时候芯片内部就需要做类似包头的操作另外为了校验数据会增加额外的类似于包尾的开销。因此SerDes的包头包尾和以太网等的包头包尾有一定区别。尤其当使用CDR时SerDes的包头包尾中还必须包含特殊的比特序列这进一步增加了serdes电路的复杂度。除此之外SerDes用到的重要技术还包括前向纠错FEC、循环冗余校验CRC、误差校正码ECC、链路均衡、预加重、多重相位技术、线路编解码等多通道SerDes还会用到通道绑定。而SerDes信道内传输电信号和传输光信号也有很多差别。受篇幅所限此处不做过多展开。serdes的抖动与噪声抖动概述ITU-T G.701标准对抖动的定义为“抖动是指数字信号在短期内重要的瞬时变化相对于理想位置发生的偏移”。噪声、非理想电路、非理想信道都是抖动产生的原因。抖动示意图如下抖动可以分为随机性抖动RJ-Random Jitter和确定性抖动DJ- Deterministic Jitter。RJ的噪声源、串扰源很多产生的原因很复杂。随机抖动满足正态分布一般很难消除DJ是由可识别的干扰信号造成的这种抖动通常幅度有限具备特定的而非随机的产生原因它是可重复可预测的。信号的反射、串扰、开关噪声、电源干扰、EMI等都会产生DJ。DJ又可以主要分为周期性抖动PJ、数据相关抖动也有叫数据依赖型抖动DDJ和占空比抖动DCD三种。PJ由电路上周期性干扰源导致。比如开关电源的开关频率时钟信号的串扰等。PJ不能被均衡器校正。DDJ是由于不理想的信道导致。是可以被均衡器校正的抖动。DCD因差分信号的正端负端的偏置电压不一致或者上升沿和下降沿时间不一致会导致占空比失真。DCD和数据pattern相关是可以被校正的抖动。除抖动外SerDes面临的挑战还包括电磁干扰、衰减、插入损耗等。其中抖动、电磁干扰、衰减的大小基本与信号频率成正相关性。抖动的分析和校正主要用到概率统计与分析等各种数学手段。因为现实中的抖动很多是多个抖动的叠加而每个单项抖动又可能有多项干扰源所以SerDes领域抖动的难点在于如何准确找到抖动的干扰源并制定有效的干预/补偿手段。抖动与噪声的区别笔者在了解SerDes了解通信原理的过程中很长一段时间都无法搞清楚抖动和噪声的区别。乍一听起来二者都是用来描述信号偏离的现象。实际上抖动和噪声是对同一类物理现象的两种不同表述方式或者叫不同的数学表达式。二者甚至可以进行变换。真实信号和理想值的偏离分两个方面信号幅度的偏离称之为幅度噪声简称噪声时间的偏离称之为时序抖动简称抖动。幅度噪声是一个持续的过程时刻影响整个系统时序抖动只是在边沿跳变时影响系统。或者这样理解抖动是一个时间域的概念而噪音是一个频率域的概念。抖动是对信号时域变化的测量结果它从本质上描述了信号周期距离其理想值偏离了多少。抖动与噪声如下上图可以比较清晰的理解抖动与噪声的区别。“Δt”是抖动“noisy signal”是噪声。通过以上内容我们可以理解抖动/噪声是无法完全消除的干扰源也非常多包括电路设计PCB的布局布线半导体器件自身甚至电子和空穴特性都可能产生抖动/噪声。而且随着信号频率/带宽/分辨率越高抖动/噪音带来的影响可能就越大尽力减小抖动/噪音的必要性就越大。另一个比较让人难受的问题是由于SerDes采用了差分信号即在一个信道内错频收发传输两个反向信号可能会互为干扰。这极大增加了减少抖动/噪声的难度。抖动与噪声的数学变换稍显繁琐在此不做介绍。参考SerDes简介车载SerDesGMSL、FPD-Link、A-PHY从最早的倒车影像1 camera发展到现在自动驾驶8~12 cameras甚至更高。问题来了摄像头距离SoC很远。例如前视摄像头 → 域控制器≈ 3m普通MIPI根本传不了这么远。所以行业使用SerDes。目前车载市场主要有三大主流SerDes技术。技术厂商GMSLADIFPD-LinkTIAPIXInovaGMSLGMSL Gigabit Multimedia Serial Link原 Maxim 技术现在属于 ADI。版本版本带宽GMSL13GbpsGMSL26GbpsGMSL312Gbps典型芯片SerializerMAX9295、MAX96705DeserializerMAX9296、MAX96712、MAX96792GMSL特点优点带宽高、生态成熟、同轴供电缺点私有协议、成本较高FPD-LinkFPD-Link Flat Panel Display LinkTI 技术。版本版本带宽FPD-Link II1GbpsFPD-Link III4GbpsFPD-Link IV8Gbps典型芯片SerializerDS90UB953、DS90UB935DeserializerDS90UB954、DS90UB960FPD-Link特点优点稳定成熟、TI生态缺点带宽略低、私有协议SerDes为什么是私有协议SerDes厂商都做私有协议原因很简单商业壁垒。例如GMSL → 只能用 ADIFPD-Link → 只能用 TI结果成本高、不兼容、生态分裂A-PHY出现的原因为了解决这个问题MIPI联盟推出 A-PHY。目标统一车载视频链路。A-PHYA-PHY是车载长距离MIPI主要参数参数数值距离15m带宽16Gbps延迟6usA-PHY优势标准协议多厂商支持生态统一更高带宽SerDes vs A-PHY参数GMSLFPD-LinkA-PHY带宽12Gbps8Gbps16Gbps距离15m15m15m协议私有私有标准生态ADITI多厂为什么GMSL现在最流行虽然A-PHY更先进但目前GMSL使用最多原因ADAS量产项目多ADI市场推广强带宽高例如8MP camera≈6GbpsGMSL2 就能满足。技术状态GMSL主流FPD-Link次主流A-PHY未来标准自动驾驶摄像头架构自动驾驶系统Cameras、Radar、LiDAR、Ultrasonic数据汇聚到Domain Controller进行Sensor Fusion